

**DESENVOLVIMENTO DE KIT-DIDÁTICO DE CONTROLE DE PONTE H USANDO FPGA**Matheus Veríssimo Moreira Nunes<sup>1</sup> (IC), Diogo Leonardo Ferreira da Silva (PQ)<sup>1</sup><sup>1</sup>Universidade Federal de Itajubá - Campus Itabira).**Palavras-chave:** aquisição de dados. eletrônica de potência. modulação por largura de pulso. sistemas digitais reconfiguráveis..**Introdução**

O presente trabalho tem como objetivo o desenvolvimento de um kit didático para controle de ponte H, utilizando a plataforma FPGA DE10-Standard Development Kit, baseada no dispositivo Cyclone V SoC, que integra núcleos ARM Cortex-A9 dual-core com lógica programável de alta densidade (TERASIC, 2017). O projeto contempla a implementação de uma arquitetura capaz de realizar o acionamento de cargas por modulação por largura de pulso (PWM), bem como o condicionamento e a aquisição dos sinais de tensão e corrente associados.

O sistema foi concebido de forma modular, incluindo uma placa de condicionamento responsável por adequar os sinais analógicos da carga aos níveis compatíveis com a FPGA. Este circuito realiza filtragem, ajuste de amplitude e proteção das entradas, permitindo tanto o monitoramento pelo usuário quanto o processamento interno pela lógica digital.

Para a aquisição de dados, a placa utiliza o conversor ADC LTC2308, um componente de 12 bits, oito canais e taxa de amostragem de até 500 ksps, acessado via comunicação serial SPI (TERASIC, 2017). Esse recurso possibilita a leitura, em tempo real, da tensão e da corrente da carga, viabilizando análises do comportamento do circuito em diferentes condições de acionamento.

A justificativa para o desenvolvimento desta pesquisa está na necessidade de ferramentas didáticas que integrem eletrônica de potência e sistemas digitais reconfiguráveis, favorecendo a experimentação prática de conceitos de controle e instrumentação em ambiente acadêmico. Além disso, a utilização da FPGA confere flexibilidade ao sistema, permitindo modificações rápidas no algoritmo de controle sem necessidade de alterações físicas no hardware.

A metodologia adotada compreendeu: levantamento bibliográfico sobre técnicas de controle digital e topologias de ponte H; especificação e desenvolvimento do circuito de condicionamento; implementação da lógica de controle em linguagem de descrição de hardware (VHDL); e realização de testes

experimentais em bancada com carga resistiva.

**Metodologia**

O desenvolvimento do kit didático foi realizado em etapas sequenciais, garantindo a organização do processo e a validação gradual de cada componente do sistema. Inicialmente, foi conduzido um levantamento bibliográfico abrangendo topologias de ponte H, técnicas de modulação por largura de pulso (PWM), uso de FPGAs em sistemas de controle digital e metodologias de condicionamento de sinais analógicos para aquisição por dispositivos digitais.

Na sequência, definiu-se a especificação dos requisitos do sistema. Foram estabelecidos como parâmetros a utilização da FPGA DE10-Standard Development Kit, a faixa de tensão e corrente para a carga resistiva de teste, a frequência de chaveamento e a variação do ciclo de trabalho do PWM, além da necessidade de adequação dos sinais analógicos por meio de um circuito de condicionamento compatível com a FPGA.

Para atender a essas demandas, projetou-se uma placa-mãe de condicionamento de sinais, dedicada ao tratamento das grandezas de tensão e corrente da carga. Essa placa integra um estágio de filtragem ativa, implementado com o circuito integrado UAF42AP, utilizado como filtro ativo de segunda ordem para eliminação de ruídos e adequação do espectro de frequência; um somador não inversor, realizado com o amplificador operacional TL084CN, responsável pelo ajuste de offset e referência de sinal; um regulador AMS1117-3.3, que fornece a tensão de referência compatível com os níveis lógicos da FPGA; e circuitos de proteção baseados em diodos BAT72J5, destinados a evitar sobretensões prejudiciais ao sistema.

Figura 1 – Primeiro estágio do circuito de condicionamento de sinais (filtragem ativa com UAF42AP).





Figura 2 – Segundo estágio do circuito de condicionamento de sinais (somador não inversor e referência com TL084 e AMS1117).



Em paralelo ao desenvolvimento do hardware, foi elaborada a lógica digital da ponte H em linguagem VHDL, contemplando a geração de sinais PWM parametrizáveis, a seleção de direção de rotação por meio do chaveamento adequado dos transistores e a implementação de interfaces de entrada para os comandos do usuário.

Após a conclusão dessas etapas, procedeu-se à integração entre a FPGA e a placa de condicionamento, garantindo a compatibilidade elétrica entre os módulos e a correta resposta dos filtros e estágios de referência. Por fim, foram realizados testes em bancada com carga resistiva, de modo a validar a comutação da ponte H e a aquisição dos sinais de tensão e corrente pela FPGA. As formas de onda foram monitoradas em osciloscópio, possibilitando a análise preliminar do desempenho do sistema desenvolvido.

## Resultados e discussão

A implementação da lógica digital na FPGA DE10-Standard Development Kit possibilitou a geração de sinais PWM com frequência ajustável e ciclo de trabalho parametrizável. O sinal foi aplicado à ponte H, resultando na variação controlada da tensão média sobre a carga resistiva utilizada nos testes.

Além do acionamento, foi realizada a leitura dos sinais de tensão e corrente da carga por meio do ADC integrado à placa de desenvolvimento, utilizando comunicação digital no padrão SPI. Esse procedimento permitiu que os valores adquiridos fossem processados pela FPGA e disponibilizados para monitoramento.

Os testes confirmaram a correta operação tanto da geração de PWM quanto da aquisição de dados. A modulação demonstrou comportamento estável, e os sinais de tensão e corrente apresentaram níveis compatíveis com o esperado após o condicionamento realizado pela placa auxiliar. Dessa forma, validou-se a integração entre os módulos de potência, aquisição e processamento digital.

## Conclusões

O desenvolvimento do kit didático proposto permitiu comprovar a viabilidade da utilização da FPGA DE10-Standard Development Kit como plataforma de controle e monitoramento de uma ponte H aplicada a cargas resistivas. A lógica descrita em VHDL possibilitou a geração de sinais PWM parametrizáveis

garantindo flexibilidade no acionamento da carga.

O circuito de condicionamento projetado apresentou desempenho satisfatório, adequando os sinais de tensão e corrente da carga aos níveis compatíveis com a FPGA, além de permitir sua aquisição pelo conversor analógico-digital via comunicação SPI. Essa integração viabilizou o monitoramento das variáveis elétricas e demonstrou a eficiência do sistema como ferramenta didática.

Os resultados obtidos até o momento confirmam que a abordagem modular empregada facilita a compreensão prática de conceitos de eletrônica de potência e controle digital, atendendo ao objetivo de apoiar o processo de ensino-aprendizagem. Como continuidade do trabalho, recomenda-se a expansão dos testes para cargas indutivas, como motores de corrente contínua, bem como a implementação de estratégias de controle em malha fechada para análise de desempenho dinâmico do sistema.

### **Agradecimentos**

O autor agradece à Universidade Federal de Itajubá (UNIFEI) pelo suporte institucional e pela infraestrutura disponibilizada para o desenvolvimento desta pesquisa.

Agradece-se, ainda, à Diretoria de Pesquisa da UNIFEI, pelo apoio financeiro concedido por meio da Bolsa Institucional de Iniciação Científica – PIBIC UNIFEI 2024/2025.

### **Referências**

BOLTON, W. Sistemas de controle. 5. ed. São Paulo: Cengage Learning, 2016.

BROWN, S.; VRANESIC, Z. Fundamentals of digital logic with VHDL design. 3. ed. New York: McGraw-Hill, 2014.

MAXFIELD, C. The design warrior's guide to FPGAs. Burlington: Newnes, 2004.

RASHID, M. H. Power electronics: circuits, devices, and applications. 4. ed. Upper Saddle River: Pearson, 2014.

SÁNCHEZ-SINENCIO, E.; SILVA-MARTINEZ, J. CMOS transconductance amplifiers, architectures and active filters: a tutorial. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, v. E83-A, n. 2, p. 179–196, 2000.

TERASIC. DE10-Standard development kit user manual. Terasic Technologies, 2017.

WILSON, B. Eletrônica de potência. 2. ed. Rio de Janeiro: LTC, 2015.