

ANÁLISE E IMPLEMENTAÇÃO DE CIRCUITO NEUROMÓRFICO UTILIZANDO A ARQUITETURA ELM (EXTREME LEARNING MACHINE) EM HARDWARE

Euller Lucas Mendes Alves¹ (IC), Gabriel Antonio Fanelli de Souza (PQ)¹

¹Universidade Federal de Itajubá

Palavras-chave: ELM, variabilidade no processo de fabricação, Monte Carlo, mínimos quadrados.

Introdução

A crescente demanda por soluções eficientes para implementação de redes neurais em hardware tem impulsionado o desenvolvimento de arquiteturas que balanceiem desempenho e consumo de energia. A Extreme Learning Machine (ELM) é uma dessas arquiteturas promissoras, destacando-se pela simplicidade de seu modelo, que utiliza pesos de entrada gerados aleatoriamente e ajusta apenas os pesos de saída por meio do método dos mínimos quadrados [4].

A ELM é composta por uma única camada oculta de neurônios, como mostrado na Figura 1, onde os pesos de entrada são fixos e gerados de maneira aleatória. O ajuste dos pesos ocorre apenas na camada de saída, utilizando o método dos mínimos quadrados para minimizar o erro entre as previsões da rede e os valores esperados. Essa abordagem simplifica o processo de treinamento e reduz significativamente o tempo de processamento, tornando a ELM uma opção atraente para implementação em hardware, especialmente em sistemas que requerem eficiência energética e baixo custo computacional.




Figura 1 – Estrutura da rede ELM.

Este estudo visa investigar a viabilidade de implementar a rede ELM em circuitos analógicos utilizando tecnologia CMOS, aproveitando a variabilidade do processo de fabricação para gerar pesos de entrada, o que pode resultar em uma abordagem mais eficiente em termos de consumo energético [10]. A implementação de redes neurais diretamente em

hardware tem mostrado grande potencial em aplicações embarcadas, onde a eficiência energética é um fator crítico [9].

Diante desse contexto, propomos um modelo de neurônio que busca reduzir o consumo energético e manter a precisão no aprendizado, explorando as vantagens da variabilidade do processo de fabricação para otimizar o desempenho dos circuitos neuromórficos.

Metodologia

O estudo foi desenvolvido em três etapas principais: simulações (ideal e Monte Carlo), experimentos laboratoriais (caracterização) e simulação da rede completa. Inicialmente, projetou-se o circuito de um neurônio utilizando a função de ativação ReLU e espelhos de corrente, implementado em tecnologia CMOS 180 nm [7]. A simulação ideal foi realizada no software Cadence Virtuoso, variando os parâmetros dos transistores e as correntes de entrada para obter um conjunto de 50 neurônios. Em seguida, realizou-se simulações de Monte Carlo para analisar a variabilidade de processo. A segunda etapa consistiu na fabricação e caracterização do circuito do neurônio. Por fim, os dados obtidos nas simulações e na caracterização foram utilizados na montagem da rede completa com o software MATLAB para a execução do aprendizado das superfícies-alvo.

Resultados e discussão

A implementação do circuito neuromórfico baseado na arquitetura Extreme Learning Machine (ELM) foi testada por meio de simulações e experimentos práticos, com foco no aprendizado de superfícies-alvo complexas. A rede completa é composta por 50 neurônios, cujos pesos de entrada foram gerados pela variabilidade intrínseca do processo de fabricação de tecnologia CMOS. A análise foi dividida em três partes: simulação ideal, simulação de Monte Carlo e caracterização experimental dos circuitos fabricados. Por fim, a execução do aprendizado das superfícies-alvo no software MATLAB.

As figuras de 2 a 7 representam as superfícies-alvo para o aprendizado.




Figura 2 – Superfície-alvo 1 [5].




Figura 3 – Superfície-alvo 2 [3].




Figura 4 – Superfície-alvo 3 [6].




Figura 5 – Superfície-alvo 4 [1].




Figura 6 – Superfície-alvo 5 [2].




Figura 7 – Superfície-alvo 6 [8].

A primeira parte, consistiu na simulação do neurônio projetado no software Cadence Virtuoso variando os parâmetros do circuito e forçando a variabilidade de processo, de modo a gerar os dados para a montagem da rede completa com os 50 neurônios. O erro resultante do aprendizado das superfícies-alvo para a simulação ideal está representado na segunda coluna da Tabela 1, onde os erros variam de 0,37% a 6,69%.

Uma simulação de Monte Carlo foi realizada para analisar a variabilidade do processo de fabricação da tecnologia utilizada. Com base nos dados obtidos, foram gerados os 50 neurônios necessários para a simulação da rede completa no software MATLAB. Os erros médios quadráticos observados variaram de 0,39% a 7,65%, conforme apresentado na terceira coluna da Tabela 1.

Finalizando a obtenção dos dados, o circuito físico foi caracterizado no Laboratório de Testes e Caracterização do Grupo de Microeletrônica da UNIFEI e conforme a Tabela 1, os erros médios quadráticos observados para o aprendizado das superfícies-alvo variaram de 0,48% a 8,98%.

Os neurônios geram respostas a partir da variação de suas entradas, resultando em uma superfície de resposta para cada neurônio, conforme demonstrado na Figura 8. A combinação dessas respostas individuais, utilizando o método dos mínimos quadrados, resulta na resposta global da rede para uma determinada superfície-alvo. Esse processo sintetiza as contribuições de cada neurônio, formando uma representação precisa da superfície-alvo do aprendizado.




Figura 8 – Planos de resposta para os neurônios.

As Figuras 9 a 14 ilustram as superfícies geradas pelo circuito caracterizado.




Figura 9 – Resultado para a superfície-alvo 1.




Figura 10 – Resultado para a superfície-alvo 2.




Figura 11 – Resultado para a superfície-alvo 3.




Figura 12 – Resultado para a superfície-alvo 4.




Figura 13 – Resultado para a superfície-alvo 5.




Figura 14 – Resultado para a superfície-alvo 6.

A Tabela 1 correlaciona os erros obtidos durante o aprendizado com os dados provenientes de cada etapa do estudo.

Superfície-alvo	Erro médio quadrático[EMQ] (%)		
	Ideal	Monte Carlo	Caracterização
1	0,46	0,59	0,62
2	3,70	4,09	5,21
3	0,37	0,39	0,48
4	6,69	7,65	8,98
5	2,05	2,19	2,25
6	1,13	1,35	1,74

Tabela 1 – EMQ para o aprendizado das superfícies-alvo.

De maneira geral, os resultados mostram que o modelo proposto aprendeu as superfícies-alvo com uma precisão satisfatória, destacando a variação do processo como um fator positivo na geração dos pesos de saída da

rede. A simulação de Monte Carlo foi essencial para prever o impacto dessas variações e garantir uma implementação robusta em hardware. As diferenças entre as simulações e os experimentos práticos não afetaram a eficiência geral do circuito, que se mostrou promissor para aplicações embarcadas que exigem alta eficiência energética.

Conclusões

O estudo comprovou a viabilidade de implementar a ELM em hardware analógico utilizando tecnologia CMOS, com resultados satisfatórios em termos de precisão e eficiência energética. A variabilidade de processo, muitas vezes considerada uma limitação, foi explorada como um fator positivo, contribuindo para a simplificação do projeto e a redução de consumo. Futuramente, sugerimos otimização em área e consumo energético do circuito com a eliminação de alguns espelhos de corrente e a exploração e implementação da arquitetura ELM baseando-se em redes neurais do tipo *Spiking* para maior otimização.

Agradecimentos

Agradeço ao Grupo de Microeletrônica e professores associados pelo suporte técnico, e aos colegas de pesquisa e minha família pelo apoio. Sou grato à UNIFEI pelo financiamento e incentivo durante o desenvolvimento deste trabalho.

Referências

- [1] ALTIN, N. *Single phase grid interactive PV system with MPPT capability based on type-2 fuzzy logic systems*. In: INTERNATIONAL CONFERENCE ON RENEWABLE ENERGY RESEARCH AND APPLICATIONS (ICRERA), 2012, Nagasaki, Japan. Anais... New York: IEEE, 2012. p. 1-6. DOI: 10.1109/ICRERA.2012.6477335.
- [2] GOH, K. K. K.; LEE, S. H.; LYE, A. R. T. *Design of a low-power DC-DC converter for energy harvesting applications*. *Renewable Energy*, v. 82, p. 1164-1173, 2015. Disponível em: <https://www.sciencedirect.com/science/article/pii/S2405896315008125>. Acesso em: 17 set. 2024.
- [3] GUENOUNOU, O.; DAHOU, B.; CHABOUR, F. *Adaptive fuzzy controller based MPPT for photovoltaic systems*. *Energy Conversion and Management*, v. 78, p. 843-850, 2014. Disponível em: <https://www.sciencedirect.com/science/article/pii/S0196890413005967?via%3Dihub>. Acesso em: 17 set. 2024.
- [4] HUANG, G.-B.; ZHU, Q.-Y.; SIEW, C.-K. *Extreme learning machine: Theory and applications*. *Neurocomputing*, v. 70, n. 1-3, p. 489-501, 2006.
- [5] KABAT, S. R., & ROUT, P. K. *Advanced fuzzy MPPT controller for a stand-alone PV system*. *International Journal of Fuzzy Systems*, n. 50, 383-392, 2014. Disponível em: https://www.researchgate.net/publication/264198575_Advanced_fuzzy_MPPT_controller_for_a_stand-alone_PV_system. Acesso em: 17 set. 2024.
- [6] MOHD ZAINURI, M. A. A.; MOHD RADZI, M. A.; SOH, A. C.; RAHIM, N. A. *Adaptive P&O-fuzzy control MPPT for PV boost dc-dc converter*. In: IEEE INTERNATIONAL CONFERENCE ON POWER AND ENERGY (PECon), 2012, Kota Kinabalu, Malaysia. Anais... New York: IEEE, 2012. p. 524-529. DOI: 10.1109/PECon.2012.6450270.
- [7] SILVA, J.; SOUZA, G. A. F. *Análise e projeto de um circuito neuromórfico para aplicações de baixa potência*. *Revista de Tecnologia e Inovação*, v. 2, n. 1, p. 1-15, 2022. Disponível em: <https://periodicos.unifei.edu.br/index.php/rtic/article/view/190/178>. Acesso em: 17 set. 2024.
- [8] SOUZA, G. A. F.; SANTOS, R. B.; FARIA, L. A. *A Novel Power-Reducing Architecture for a Current Mode Analog Interval Type-2 Fuzzy Logic Inference System*. *Journal of Intelligent & Fuzzy Systems*, v. 37, n. 5, p. 213-223, 2019. Disponível em: <https://www.mdpi.com/2227-9717/10/7/1411>. Acesso em: 17 set. 2024.
- [9] THAKUR, C. S. et al. *A low power trainable neuromorphic integrated circuit that is tolerant to device mismatch*. *IEEE Transactions on Neural Networks and Learning Systems*, v. 27, n. 8, p. 1625-1632, 2016.
- [10] THAKUR, C. S. et al. *An analogue neuromorphic co-processor that utilizes device mismatch for learning applications*. *IEEE Transactions on Circuits and Systems I: Regular Papers*, v. 65, n. 4, p. 1174-1185, 2018.