SÍNTESE DE MICROARQUITETURA RISC-V RV32IM.
Palavras-chave:
Arquitetura e Organização de Computadores, Computação de Alto Desempenho, RISC-VResumo
Os resultados indicam que de modo a atingir um alto nível de desempenho em processadores RISC-V com as instruções de multiplicação e divisão incluídas, é necessário a utilização de topologias de circuitos mais elaborados para a multiplicação, que resultam em um consumo maior de elementos lógicos, porém para as instruções de divisão, devido ao fato de serem pouco utilizadas em programas de larga escala, as topologias simples que proporcionam um menor consumo de elementos lógicos são mais eficientes para a aplicação. Os resultados também indicam a alta eficiência da topologia do multiplicador Wallace Tree em conjunto ao algoritmo modificado de Booth, na qual o processador com o multiplicador Wallace Tree com algoritmo modificado de Booth apresenta uma frequência de Clock significativamente maior se comparado ao processador com multiplicador de Vedic, com um consumo de elementos lógicos levemente maior.
